微米集成電路芯片在化學(xué)拋光(CMP)技術(shù)中的應(yīng)用

       化學(xué)拋光(CMP)是目前保證亞微米集成電路芯片同時保持整體和局部平面化的唯一手段。CMP是一個典型的材料化學(xué)磨損過程, 其機理涉及到摩擦學(xué)、力學(xué)、材料、表面物理和化學(xué)等許多學(xué)科的知識。對CMP過程的精確控制很大程度上取決于對其材料磨損機理的認識。目前國內(nèi)在這一領(lǐng)域的研究主要集中在CMP拋光液的研制、CMP 影響因素、以及CMP電化學(xué)行為等方面,而對 CMP過程中材料微觀磨損機理的研究較少。CMP過程是拋光液化學(xué)作用與磨粒機械作用的協(xié)同工作過程。兩者的協(xié)同效應(yīng)對CMP效果有至關(guān)重要的影響, 因此,基于二者協(xié)同作用的CMP機理研究已成為國內(nèi)外研究的熱點問題之一。

　 　隨著集成電路工藝的不斷發(fā)展，關(guān)鍵尺寸的大小不斷遞減，半導(dǎo)體晶片不斷地朝小體積、高電路密集度、快速、低耗電方向發(fā)展，集成電路現(xiàn)已進入ULSI亞微 米級的技術(shù)階段，并且不斷的在向前發(fā)展。對于半導(dǎo)體芯片來說，速度與功耗一直是非常重要的兩個環(huán)節(jié)。而與功耗相關(guān)的器件隔離技術(shù)是非常重要的，因為隔離技 術(shù)的好壞直接決定了整個電路的漏電特性。 當集成電路工藝技術(shù)發(fā)展到0.18微米甚至更小，如到0.13和0.09微米的技術(shù)時，如果還是使用常規(guī)的淺溝槽隔離工藝來說，器件本身對有源區(qū)的氮化硅 的損失控制和碟形凹陷(Dishing)有著更加嚴格的要求。為了在給定成本和功耗條件下，生產(chǎn)集成度更高的產(chǎn)品，為了持續(xù)提高器件性能，采用新材料和一 些新技術(shù)就顯得是非常必要了。本文就是在常規(guī)的淺溝槽隔離(STI)工藝基礎(chǔ)上開發(fā)了一種新技術(shù)：直接的淺溝槽隔離(DSTI)工藝。這種技術(shù)通過使用一 種高選擇比的研磨劑，能夠在不用反轉(zhuǎn)光刻技術(shù)(REVERSEMASK)的條件下，很好的控制不同密度圖形的有源區(qū)的氮化硅的損失，在整個硅片上做到很好 的均勻性。本論文所探討的課題就是在集成電路高壓器件制造技術(shù)中，運用由淺溝槽隔離(STI)技術(shù)所衍生出來的直接的淺溝槽隔離(DSTI)技術(shù)。 在本文的研究中，由于集成了一個30V的高壓器件，第一步光刻是30V高壓P阱的注入，因為要為其后的光刻工程作出對準標記，所以利用高溫推阱工藝時的氧 化在硅片上形成了一個臺階。因此對于DSTICMP的工藝增加了一些難度，要保證處于臺階凹陷處的有源區(qū)的氮化硅上沒有氧化膜的殘留。 在考慮成本因素以后，本文采用了兩步研磨程序的直接的淺溝槽平坦化技術(shù)(DSTICMP)，既在程序中先后使用一般的研磨劑和高選擇比研磨劑。同時，我們 用這個兩步研磨程序?qū)θN不同廠家的研磨劑進行了一系列相關(guān)工藝性能的評價：三星，AGC，CABOT，評價結(jié)果是，AGC的研磨劑在這三種評價的研磨劑 中是性能最好的，可以保證產(chǎn)品性能所需的高選擇比。在硅片面內(nèi)對于不同圖形密度的研磨均勻性也是非常不錯的。 同時，本文獲得使用AGC研磨劑后的工藝窗口，并進行了三種器件漏電特性項目的測試，以及產(chǎn)品成品率(YIELD)和產(chǎn)品級的漏電項目 (BIN26VDDMISTANDBY)測試。結(jié)果表明，DSTICMP的工藝窗口是非常大的，可以用于大批量生產(chǎn)。